AMISWER 8 OF 15 CA COPYRIGHT 2000 ACS 124:304399 CA Manufacture of semiconductor device Tateishi, Masaniro; Takahashi, Takao FA 30 Mippon Kokan Kk, Japan Ipn. Kokai Tokkyo Koho, 6 pp. JODEN: JKXXAF Patent LA Japanese FAN.CHT 1 PATENT NO. KIND DATE APPLICATION NO. DATE A2 19960202 JP 1994-161153 19940713 UP 08031935 The manuf. comprises these steps: (1) forming an underlayer structure (A) on a semiconductor substrate. (2) forming an insulating layer (B) covering all the undersurface of A, (3) forming a contact hole (C) in B, (4) forming a metal layer (D) on B and C, (5) etching D anisotropically to extent so that the metal residue might not remain in C, to form a plug, and (6) pptg. the same metal as D on the plug formed in C selectively. The manuf. comprises these steps; (i), (2), (3), (4') forming an electronductive diffusion-preventing layer (E) on all the surface of B and C, (4") forming D on all the surface of E, (5), and (6). The metal forming the plug may be W. The manuf. enables a stable wiring for an earthing over-etching burying the recess in the plugs.rile: JPAB Feb 2, 1996 Entry 1 of 2 PUB-NO: JP408031935A
DOCUMENT-IDENTIFIER: JP 08031935 A
TITLE: MANUFACTURE OF SEMICONDUCTOR DEVICE PUBN-DATE: February 2, 1996 INVENTOR-INFORMATION: NAME TATEISHI, MASAHIRO TAKAHASHI, TAKAO INT-CL (IPC): H01L 21/768; H01L 21/285 ABSTRACT: PURPOSE: To obtain a manufacturing method in which the recess of a plug inside a contact hole generated by an overetching operation and the roughness of a surface are eliminated and which can perform a wiring operation stably. CONSTITUTION: A manufacturing method includes a process wherein a metal layer by tungsten or the like as a material for a plug is formed on the whole surface of an insulating layer in order to form the plug in a contact hole formed in the insulating layer covering the whole surface of a lower-part structure for a semiconductor device, a process wherein the metal layer is anisotropically etched until the residue of the metal layer is not left on the insulating layer and the plug is formed inside the contact hole and a process wherein the same metal as the metal layer last precipitated selectively on the plug formed inside the contact hole. Entry 1 of 2 DERWENT-ACC-NO: 1996-144641 DERWENT-WEEK: 199615 DERMENT-WEEK: 199615
COPYRIGHT 2000 DERMENT INFORMATION LTD
TITLE: Semiconductor device mfg. method - involves depositing
semiconductor substructure, insulation layer, contact hole and electrical
connection, tungstene which is etched to form plug in hole and tungsten connection, tungster layer, on substrate PRIORITY-DATA: 1994JP-0161153 July 13, 1994 PATENT-FAMILY: PUB-NO PUB-DATE LANGUAGE PAGES MAIN-IPC JP <u>08031935</u> A February 2, 1996 N/A 005 H01L021/768 INT-CL (IPC): HO1L 21/285; H01L 21/768 ABSTRACTED-PUB-NO: JP08031935A BASIC-ABSTRACT: The mfg method involves formation of a semiconductor element substructure on a semiconductor substrate. An insulation layer is formed on the sub-structure. A contact hole is opened in the insulation hole layer through which the electrical connection are formed to the sub-structure. A tungsten layer is formed on the insulated layer on contact hole. The anisotropic etching of tungsten layer is then is carried out until the soum of the metal ceases to remain on the insulation layer. Thus a plug is formed in the contact hole. The tungsten metal is deposited on the

ADVANTAGE - Provides wiring with stabilised characteristics. Provines hale with high aspect ratio. Detains electrically conductive connection between plug and substrate.

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号

特開平8-31935

(43)公開日 平成8年(1996)2月2日


(51) Int.Cl. ⁶ H 0 1 L 21/768	識別記号 广内整理番号	FI	技術表示箇所
21/285		H01L	21/ 90 C A
		審査請求	未請求 請求項の数3 OL (全 6 頁)
(21)出願番号	特願平6-161153	(71)出願人	000004123 日本鋼管株式会社
(22)出顧日	平成6年(1994)7月13日	(72)発明者	東京都千代田区丸の内一丁目1番2号 立石 正博 東京都千代田区丸の内一丁目1番2号 日 本鋼管株式会社内
		(72)発明者	
		(74)代理人	弁理士 瀧野 秀雄 (外1名)

(54) 【発明の名称】 半導体装置の製造方法

(57)【要約】

【目的】 オーパーエッチングによって生じるコンタクトホール内のプラグのリセスや表面の荒れを解消して、 安定した配線を行い得るようにすることを目的とする。

【構成】 半導体装置の製造方法において、半導体装置の下部構造の全面を覆う絶縁層に設けたコンタクトホールにプラグを形成するために、この絶縁層の全面にプラグの材料となるタングステンなどの金属層を形成する工程と、この金属層の残渣が上記絶縁層上に残らなくなるまで異方性エッチングして上記コンタクトホール内にプラグを形成する工程と、このコンタクトホール内に形成されたプラグに上記金属属と同一の金属を選択的に析出させる工程とを含むようにした。



1

【特許請求の範囲】

【請求項1】半導体基板上に半導体素子の下部構造を形 成する工程と、

この半導体素子の下部構造全面を覆う絶縁層を形成する 工程と、

この絶縁層に上記下部構造に対して導電接続を行うため のコンタクトホールを形成する工程と、

前記絶縁層とコンタクトホールとの全面に金属層を形成 する工程と、

この金属層の残渣が上記絶縁層上に残らなくなるまで異 10 方性エッチングして上記コンタクトホール内に上記金属 層の金属からなるプラグを形成する工程と、

このコンタクトホール内に形成されたプラグに上記金属 属と同一の金属を選択的に析出させる工程と、

を含むことを特徴とする半導体装置の製造方法。

【請求項2】半導体基板上に半導体素子の下部構造を形 成する工程と、

この半導体素子の下部構造全面を覆う絶縁層を形成する 工程と、

この絶縁層に上記下部構造に対して導電接続を行うため 20 のコンタクトホールを形成する工程と、

上記絶縁層とコンタクトホールとの全面に導電性を有す る拡散防止層を形成する工程と、

この拡散防止層の全面に金属層を形成する工程と、

この金属層の残渣が上記拡散防止層上に残らなくなるま で異方性エッチングして上記拡散防止層で被覆されたコ ンタクトホール内に上記金属層の金属からなるプラグを 形成する工程と、

このコンタクトホール内に形成されたプラグに上記金属 属と同一の金属を選択的に析出させる工程と、

を含むことを特徴とする半導体装置の製造方法。

【請求項3】 コンタクトホール内に形成されるプラグお よびこのプラグに選択的に折出される金属が、タングス テンであることを特徴とする請求項1あるいは請求項2 記載の半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】高いアスペクト比を有するスルー ホールを有する半導体装置に好適な、半導体装置の製造 方法に関する。

[0002]

【従来の技術】半導体装置の電極および半導体基板のソ ース領域やドレイン領域などのアクティブ領域などのド 部構造に対して電気的な接続を行うために、これら電極 や領域を覆う絶縁層にスルーホールを設け、このスルー ホールを介してこれらの下部構造と上部に設けられる配 線とを電気的に接続することが行われている。

【0003】このスルーホールの深さが径に比して小さ い、すなわちアスペクト比が小さい場合には、上記の絶 て配線する際に、この導電材料がスルーホールの内面か らその底面に相当する上記ゲート電極やアクティブ領域 までを覆うため、特別な手段を講じなくとも下部構造と

配線とは電気的に安定に接続される。

【0004】しかしながら、下部構造の微細化に伴って この下部構造に対する絶縁層の厚さが相対的に増大する のでコンタクトホールのアスペクト比も大きくなり、蒸 着などの方法によって配線を行うと、この配線材料がス ルーホール内面、特に側面に充分付着せず、この部分で の電気抵抗が大きくなったり、甚だしい場合には電気的 な接続が行われないなどの問題が生じる。

【0005】このため、アスペクト比の大きいスルーホ ールを使用する場合には、このスルーホールに導電材料 からなるプラグを設け、下部構造と配線とをこのプラグ を介して電気的に接続することが行われるようになっ た。

【0006】図3は、上記のようなプラグを用いて下部 構造と配線との接続を行うようにした従来の半導体装置 の製造方法の一例を示すもので、半導体基板S上に形成 された1つのゲート電極Gと、アクティブ領域Aと、素 子を分離するためのフィールド酸化物下とを含む領域の 断面図を示した。なお、図示の便宜上、コンタクトホー ルHのアスペクト比は小さく示されている。

【0007】同図(a) は、半導体基板S上にゲート電極 Gとソース領域あるいはドレイン領域として機能するア クティブ領域Aとからなる下部構造が形成された後、そ の全面を覆って堆積された絶縁層Iに上記ゲート電極G およびアクティブ領域Aに対して導電接続を行うための コンタクトホールHがそれぞれ設けられている。

【0008】この従来例では、絶縁層「の表面とコンタ 30 クトホールHの内面を覆って、導電性を維持するととも に不純物の拡散を防止するためのTiN 層 (チタンナイト ライド層)Tが設けられている。なお、このTiN 層のみ によっては、下部構造と配線との電気的接続は未だ充分 に行われない。

【0009】同図(b) は、このコンタクトホールHに充 填されてプラグPとなる導電材料、例えばタングステン をTiN 層の全面に堆積してから異方性エッチングを行っ た状態を示すものであって、この状態ではコンタクトホ ール内のプラグは既に所望の形状になっているが、TiN 層の上には未だ導電材料の残渣Bが残っている。

【0010】このTiN 層表面上に残っている導電材料の 残渣Bは配線の短絡などを始めとする配線不良を引き起 こすので、この残渣を除去するために更に異方性エッチ ングが続けられて、同図(c) に示す状態になる。

【0011】この同図(c) の状態では、コンタクトホー ルH以外のTiN 層下の表面にある導電材料の残渣Bは完 全に除去されているが、プラグ(コンタクトホール内の 導電材料)Pに対しては過度のエッチング(オーパーエ 縁層上にアルミニウムなどの導電材料を蒸着などによっ 50 ッチング)となるため、このプラグPは図示のようにそ

240

40

れる。

の上面が過度に削られてリセス (凹部) が深くなり、さ らに、このプラグ表面が荒れた状態になることもある。

【0012】このような状態から、例えばアルミニウム などの配線材料の全面への堆積とそこからの不要部分の 除去によって配線Cを行うと同図(d) に示す状態となる が、プラグPの表面のリセスが深いことから、この図に 矢印を付した太線で示したように、特にコンタクトホー ルの肩部などにおいて配線材料Cの層が薄くなって接続 の不良や断線を生じることがあり、さらに、プラグ表面 の荒れによる配線との接続不良を生じることがある。

【0013】絶縁層表面に残渣を生じることなくコンタ クトホールにプラグを埋込む他の方法として、コンタク トホール内に導電材料を選択的に堆積させることが考え られるが、この場合にはコンタクトホール底面の導電接 続すべき部分とそれ以外の絶縁周表面との導電材料の選 択比が大きくなければならず、また、コンタクトホール 底面の導電接続すべき部分の材料が異なればそれぞれの 材料に応じて別個の処理を行わなければならないことも ある。

[0014] 特に、この従来例のように、TiN 層が設け 20 Fを形成する。 られている場合には、コンタクトホールのみならず絶縁 層表面を含めて下部構造の全面にこのTiN 層が設けられ た状態でプラグの埋込みを行なうために、上記のような 選択的な堆積を行うことができない。

[0015]

【解決しようとする課題】本発明は、オーパーエッチン グによって生じるプラグのリセスや表面の荒れを解消し て、安定した配線を行い得るようにすることを目的とす る。

[0016]

【課題を解決するための手段】図1は本発明の原理を示 すもので、同図(a) は上記のようにオーパーエッチング によってコンタクトホールのプラグにリセスが生じた状 態を示すものであり、本発明によってこのリセスを生じ たプラグの表面にこのプラグと同一の金属材料を選択的 に堆積させることによって、同図(b) に示すように上面 がほぼ絶縁膜と平らで、荒れのないプラグが生成され

【0017】また、同図(c) に示すように、絶縁層とコ ンタクトホールの全面に導電性を維持するとともに不純 40 物の拡散を防止するための TiN (チタンナイトライド) などの導電性拡散防止層が設けられている場合にも、こ のプラグと拡散防止層とに対するプラグ材料の金属の析 出の際の選択比が異なるから析出処理は容易であり、上 記と同様に、上面がほぼ絶縁膜と平らで、荒れのないプ ラグを生成することができる。

【0018】本発明によって、このプラグ表面と絶縁膜 の表面との上に形成される配線は、ほぼ平坦な面上に形 成されるとともにプラグ表面が荒れていないことから、 このプラグを下部構造への電気的接続端として絶縁層表 50 温度は 450℃、ウェハの温度は 400℃である。

面に配線を行えば安定した導電接続を有する配線が得ら

【0019】なお、プラグに使用する金属材料、したが ってプラグに選択的に析出させる材料としては、このプ ラグ形成後の半導体装置の接続過程において加わる温度 に耐えるとともに他の構成要素に拡散して不純物として の影響を及ぼさないような導電材料であればよく、例え ばタングステンなどの高融点の導電材料を用いることが できる。

10 【0020】また、図1(c)のように、拡散防止層を設 ける場合には、この層が拡散を防止する機能を有してい ることから、プラグ形成後の半導体装置の接続過程にお いて加わる温度に耐える金属であればよいので、上記し たタングステン以外の材料であっても用いることができ

[0021]

【実施例】先ず、N型のシリコンウェハSの所要の個所 にP-ウエル、N-ウエルなどの活性領域Aを作成した 後、秦子を分離するための 6,000Åのフィールド酸化膜

【0022】次いで200人のゲート酸化膜, 2,500人の ポリシリコン膜。 2,000Åの窒化膜からなるゲート電極 Gを形成する膜を堆積し、その上に3,000 人のゲート酸 化膜を形成し、レジストを全面に塗布してからゲート電 極形成用のマスクパターンを使用してゲート電極となる 部分に露光してから現像を行い、その後、エッチングす ることによって未露光部分のゲート酸化膜、ポリシリコ ン膜および窒化膜を除去してゲート電極Gを形成する。

【0023】次いで、良質な層間絶縁膜 1 を得るため に、絶縁性が良好で緻密なNSG膜を2,000人、流動性 がよいBPSG膜を 5,000Å、順次堆積する。

【0024】次にコンタクトホールを形成するために、 上記層間絶縁膜上にレジストを塗布してからコンタクト ホールに相当する部分を除いて露光して現像することに よってコンタクトホール部分のレジストを除去し、その 後、エッチングしてコンタクトホールHを形成する。

【0025】次いで、図2(a) に示したように、導電接 統を改善するとともに拡散を防止するための拡散防止層 としてTiN 層Tを上記した構造を有するウェハの全面に 堆積する。なお、以上に述べた半導体装置の下部構造の 製造工程は公知のものであるので、より詳細な説明や図 示は省略する。

【0026】次に、図2(a) に示した半導体装置の下部 構造のTiN 層で表面が覆われているコンタクトホールH 内にタングステンプラグを形成するするために、CVD 法によって下記の1ないし7のステップによる堆積処理 を順次行い、図2(b) に示すように、 7,000Åの厚みを 有するタングステン層Wを下部構造全面に堆積する。な お、このときのウェハを載置するAlzOs 製のサセプタの

5

[0027]

* *【表1】

処理時間 WF. Αr N₂ S 1 Ha H2 圧カ (sec) (SCCM) (SCCM) (SCCM) (SCCM) (SCCM) (tors) 10.0 2,200 300 1 0.6 300 2 45.0 2,200 30.0 0.6 3 90.0 2, 200 300 5.0 7.0 0.6 4 80.0 2, 200 20 1,800 80 5 20.0 2,200 20 1,800 36.0 80 6 10.0 2, 700 300 80 50

300

【0028】次に、コンタクトホールH内のプラグとな るタングステンを残して層間絶縁膜 [上のタングステン 層Wを除去するためのエッチパックを異方性エッチング により行う。この異方性エッチングとして、下記の8~※

90.0

2,700

7

※11のステップからなるプラズマエッチングを行った。な お、この処理時のウェハ温度は20℃である。

80

6

[0029]

75.0

500

【表2】

	処理時間 (sec)	SF.	Ar (SCCM)	He (SCOM)	高周波 (SCCM)	圧力 (mtorr)
8	5. 0	80	40	20	ON	150
9	終点判定	80	40.,	20	ON	150
10	30.0	80	40	20	ON	1 50
11	70.0	20	100	25	ON	170

【0030】なお、上記ステップ9の"終点判定"は、 プラズマエッチング中にTiN 層Tの上面のタングステン が除去されるとこのTiN 層の露出面積が増大し、その結 に着目して、N2 の発光強度がエッチング閉始時の発光強 度から5%上昇した点を層間絶縁膜1上のタングステン 層Wが実質的に除去された点と判定したものである。

【0031】上記のエッチパックのステップ9が終了し た状態が図2(c) に示してあり、コンタクトホール内に はプラグPが形成されているが、このステップ8,9の エッチパック処理によって配線の短絡などを生じる虞れ のあるタングステンの残渣Bがコンタクトホールの周囲 などに残存しているので、次のステップ10およびステッ プ11によってオーバーエッチングを行ってこの残渣Bを 40 る。 除去する。

【0032】しかしながら、このオーパーエッチングに よって、図 2 (d) 図示のように、タングステンプラグP

に深いリセスが生じるばかりでなく、プラグ表面が荒れ てしまうこともある。

【0033】ここまでのプロセスは従来のものと同様で 果、TiN の分解により生成する№ ガスの量が増加する点 30 あり、従来はこの深いリセスを有するタングステンプラ グPに直接配線を行っていたが、このように深くかつ表 面が荒れたプラグに配線を行うとプラグと配線間の接続 が不完全になったり、甚だしい場合には断線が発生する ことさえある。

> 【0034】そこで、本発明によって、この実施例で は、上記のようにしオーパーエッチングされているコン タクトホール内のタングステンプラグP上に、CVD法 を適用してこのプラグPと同一の材料であるタングステ ンを下記の12ないし14のステップで選択的に析出させ

[0035]

【表3】

7

	処理時間 (sec)	Ar (SCCM)	N ₂ (SCCM)	SIH4 (SCOM)	WF ₆ (SCCM)	圧力 (torr)
12	10.0	2, 200	300	_	_	0.6
13	45.0	2, 200	300	30. 0	-	0.6
14	90.0	2, 200	300	9.0	10.0	0.6

【0036】なお、上記のステップ12ないしステップ14 におけるサセプタ温度は 300℃, このサセプタ上に載置 10 されているウェハの温度は 280℃である。

【0037】この処理によってタングステンプラグ上に 析出したタングステンは、図2(e)に示すように、コン タクトホールH内のタングステンプラグPのオーパーエ ッチングによるリセスを埋めてプラグの表面が周囲の 1 iN層Tの表面とほぼ平坦になり、しかも、プラグ表面が タングステンが析出した状態にあることから荒れがない ので、このプラグと配線との導電接続は完全なものとな る。

【0038】その後、図2(f)に示すように、このようにして形成されたタングステンプラグの表面(すなわち、析出したタングステンDの表面)を含む半導体構造の全面に例えばアルミニウムなどの導電性材料からなる配線層を堆積した後、配線以外の部分の配線層とTIN層をフォトリソグラフなどによって除去することによって、図2(g)に示すようなTIN層Tと配線Cとが重量した所要の配線パターンを絶縁層I上に形成することができる。

【0039】また、上記ステップ12~14の処理によって TiN 層丁の表面に再びタングステン膜が生成されること 30 があっても、このタングステン膜は軽度のエッチングを 行うことによって容易に除去することができる。

【0040】なお、上述の実施例においては、拡散防止層としてTiN層を設けているが、この拡散防止層を有していない場合にも、本発明を適用することによってコンタクトホールを介した導電接続が良好な半導体装置が得られることは、特に説明するまでもなく明らかであろう。

8

[0041]

タングステンが析出した状態にあることから荒れがない 【発明の効果】本発明によれば、オーパーエッチングに ので、このプラグと配線との導電接続は完全なものとな よってプラグに生じたリセスが選択析出した金属で埋め る。 られているので、その表面は周囲の絶縁層とほぼ平坦な 【0038】その後、図2(f) に示すように、このよう 20 状態となり、この平坦化によって安定した特性を有する にして形成されたタングステンプラグの表面(すなわ 配線が可能になる。


【0042】また、このプラグの表面は析出した金属面となるので荒れがなく、この点からも配線とプラグの導電接続はより完全なものとなるという、従来技術には期待できない格別の効果が得られる。

【図面の簡単な説明】

【図1】本発明の原理を示す図である。

【図2】本発明による半導体装置の製造方法の実施例を 示す図である。

30 【図3】従来の半導体装置の製造方法の例を示す図である。



(a) (b) (c) (d) (E) (E)